Bài giảng Kiến trúc máy tính - Chương 2: Mức logic số
Bộ nhớ Lưu trữ và truy xuất theo đơn vị từ [word] Kích thước của 1 word ? Kích thước của bộ nhớ ? Bộ nhớ truy cập bất kỳ [RAM] Bộ nhớ chỉ đọc [ROM]
Bạn đang xem nội dung tài liệu Bài giảng Kiến trúc máy tính - Chương 2: Mức logic số, để tải tài liệu về máy bạn click vào nút DOWNLOAD ở trên
1Chương 2. Mức logic số Đại cương mạch số Mạch tổ hợp Mạch tuần tự Thanh ghi và bộ nhớ 2.1 Mạch số 1. Đại cương z Là mạch điện tử hoạt động ở 2 mức điện áp: cao [1] và thấp [0] z Bóng điện tử / Transistor z Bảng mạch in, Mạch tích hợp, Chip: DIP / PGA / PQFP z SSI: small [vài chục] z MSI: medium [vài trăm] z LSI: large [vài ngàn] z VLSI: very large z Thông tin nhị phân biểu diễn = tín hiệu điện cao thấp. z Thao tác trên thông tin nhị phân thực hiện bằng cổng 2. Cổng luận lý: z mạch số gồm 1 hoặc nhiều ngõ nhập và 1 ngõ xuất. z Các cổng cơ bản [h 1.2 / h 4]: ký hiệu, bảng chân trị 3. Đại số Bool z Đại số Bool z Nghiên cứu các mệnh đề luận lý [1 trong 2 trị: Đ hoặc S] z Bốn phép tính luận lý cơ bản: Not, And, Or, Xor z Có sự tương ứng giữa mạch số và hàm Bool Vẽ mạch số ứng với hàm: F = A + B’ C z Phân tích thiết kế mạch số: Lập bảng chân trị - Biểu diễn dạng đại số Tìm mạch đơn giản bằng PP biến đổi đại số Bool z VD1: Thiết kế mạch số với bảng chân trị. z Từ các trị 1, xây dựng các tích cơ bản z Lập hàm Bool bằng tổng các tích cơ bản z [Vẽ mạch số] z Đơn giản hàm Bool bằng PP đại số z [Vẽ mạch số] z Mở rộng: Thêm trị 1 tại 111 z VD2: Đơn giản mạch z Y = A B’ + A B 1 0 1 0 1 0 1 0 C 011 011 101 001 110 110 000 000 YBA 4. Bản đồ Karnaugh Phương pháp bản đồ để đơn giản biểu thức Bool z Các khái niệm: Bản đổ Karnaugh - Các ô liền kề [chỉ có 1 biến khác nhau] z Bước 0: Chuẩn bị bản đồ K với số biến phù hợp z Bước 1: Chuyển các giá trị 1 của bản chân trị vào bản đồ z Bước 2: Xây dựng các nhóm Kích thước 2k, với k = n, n – 1, n – 2, ... 1 [giảm dần từ n đến 1] Sao cho không có nhóm con [nằm trọn trong nhóm lớn hơn] Xét loại nhóm thừa [bỏ đi không ảnh hưởng đến kết quả] [Liên quan đến khái niệm phủ tối tiểu trong Toán rời rạc] z Bước 3: Tạo biểu thức [là tổng các tích] Mỗi nhóm kích thước 2k là một tích với số phần tử [n – k] Chiếu lên từng cạnh 2z Bài tập: z 1, 2, 3, 4, 5, 6, z Bản đồ Karnaugh: 7, 8 [tr.21] 2.2 Mạch tổ hợp 1. Đại cương z Gồm 1 số cổng luận lý kết nối với nhau, với 1 tập các ngõ vào [n] các ngõ ra [m] z Xác định bằng bảng chân trị [n biến nhập, m biến xuất] z Mô tả bằng: Lược đồ logic - Lược đồ khối [h 2.1] VD: lược đồ logic [a], lược đồ khối [b], bảng chân trị [c] 2. Mạch cộng: z Cộng 2 ký số nhị phân a. Mạch nửa cộng [Half Adder] z Gồm 2 ngõ vào [x, y] và 2 ngõ ra [S: sum, C: carry] z [h 2.2] lược đồ logic [a], lược đồ khối [b], bảng chân trị [c] b. Mạch toàn cộng [Full Adder] z Cộng thêm bit nhớ z Gồm 3 ngõ vào [x, y, z] và 2 ngõ ra [S và C] z [gồm 2 mạch nửa cộng và 1 cổng OR] [h 2.4] 3. Mạch giải mã và mã hóa z Đổi thông tin mã hóa nhị phân thành thông thường z 1012 = 510 a. Mạch giải mã: z Gồm n ngõ vào và m ngõ ra [m ≤ 2n] z [Ngõ cho phép nhập: E – Enable] z Mạch giải mã 3 – 8 [h 2.5] Æ z Mạch giải mã dùng cổng NAND [h 2.6 / h 5] 3z [Ứng dụng của mạch giải mã] z Chọn thanh ghi theo tín hiệu mã thanh ghi từ CU Y 1 0 1 0 1 0 1 0 A0 711 611 501 401 310 210 100 000 A1A2 z Mở rộng mạch giải mã [h 2.7] b. Mạch mã hóa: z Ngược lại với giải mã z [h 7] z Thiết kế bằng phương pháp phân tích Tích các tổng [Product of Sum – POS] thay vì Tổng các tích [Sum of Product – SOP] z [Ứng dụng: biến tín hiệu ngắt thành số hiệu thiết bị phát sinh ngắt] 4. Mạch dồn và mạch phân a. Mạch dồn [MUX] z Còn gọi là mạch chọn dữ liệu z Chọn thông tin nhị phân từ 1 trong 2n ngõ nhập đưa ra ngõ xuất. Việc chọn dựa theo n ngõ nhập chọn. z Thiết kế: z Hãy vẽ mạch giải mã 2 – 4 z Ý nghĩa của cổng AND [dẫn thông tín hiệu: x * 1 = x], mỗi thời điểm chỉ có 1 cổng thông z Đưa ngõ vào chọn cho từng cổng AND z Kết luận: MUX tạo từ mạch giải mã n – 2n, thêm 2n đường nhập [h 2.8] z Mở rộng mạch giải mã: z Xây dựng mạch giải mã từ các mạch giải mã có kích thước nhỏ hơn. z VD: MUX 3 – 8 từ các MUX 2 - 4 z Giải thích: Xét bảng chân trị số nhị phân 3 bit: a2 a1 a0 [2] = a2.22 + a1.21 + a0.20 [10] = a2.22 [10] + [a1.21 + a0.20] = a2.4 + a1 a0 [2] 1 0 1 0 1 0 1 0 a0 711 611 501 401 310 210 100 000 a1a2 b. Mạch phân [DEMUX] z Nhận 1 ngõ nhập và phân bổ nó đến 1 trong nhiều [2n] vị trí xác định. z [h 8 mạch dồn 4 – 1 và mạch phân 1 – 4] z ******************** 4z Ứng dụng mạch dồn và mạch phân: Dẫn thông tin theo 1 đường truyền dữ liệu chung. [h20] Chuyển tín hiệu 102 cho mạch dồn và 002 cho mạch phân z Bài tập: 1, 2, 3, 6 [tr. 31 và 32] 3 x 8 Decoder 3 x 8 Decoder 3 x 8 Decoder 3 x 8 Decoder 8 8 8 8 3 E 3 E 3 E 3 E 2 x 4 Decoder 2.3 Mạch tuần tự z Tổng quát z Các hệ thống số đều cần có thành phần lưu trữ z Ngõ ra có thể phụ thuộc ngõ vào trước đó [mạch có nhớ] z Tuần tự đồng bộ hóa bằng xung đồng hồ. z Mạch lật [Flip Flop – FF] z Mạch tuần tự đơn gián nhất, lưu 1 bit nhị phân z Có 2 ngõ ra: trị bình thường [Q], trị bù [Q’] z Bảng đặc tính: Q[t]: tr thái hiện tại, Q[t+1]: tr thái kế z Phân loại: z Số ngõ vào z Cách thức các ngõ vào tác động đến ngõ ra. z Mạch lật SR [Set – Reset] z [xem bảng đặc tính] z Mạch lật D [Data] z Thêm cổng đảo giữa S và R z [h 3.1 và 3.2] [thêm h 10] ?11 101 010 Q[t]00 Q[t+1]RS z Mạch lật JK [J K] z Gồm 2 mạch lật: chủ và tớ z Q[t+1] = Q’[t] khi J = K = 1 z Mạch lật T [Toggle] z 2 ngõ vào J, K kết nối thành T [J = K = T] z [h 3.3 và 3.4] z Mạch lật lề [h 3.5] 5z Bảng kích thích [tự xem] z Bảng liệt kê các tổ hợp nhập cần có để tạo ra 1 thay đổi trạng thái yêu cầu. z Gồm 2 cột Q[t] và Q[t+1] và một cột cho mỗi ngõ vào z Ký hiệu X: điều kiện không cần [hoặc tùy chọn]: vì có 2 cách chuyển tiếp ?11 101 010 Q[t]00 Q[t+1]RS 1 0 1 0 Q[t+1] 0X1 101 010 X00 RSQ[t] z Mạch tuần tự z Kết nối mạch lật với các cổng. Ví dụ: h 3.7 z Phương trình nhập mạch lật: z Biểu thức Bool mô tả mạch tổ hợp tạo ngõ nhập cho các mạch lật z Bảng trạng thái mạch lật: z Gồm 4 phần: [bảng 3.2] trạng thái hiện hành, nhập, trạng thái kế, xuất z Lược đồ trạng thái z Thể hiện bằng hình ảnh của bảng trạng thái [h 3.8] z Hình tượng các chuyển tiếp trạng thái, giúp hiểu hoạt động của mạch. z Qui trình thiết kế mạch tuần tự: z Chuyển đặc tả sang lược đồ trạng thái z Chuyển lược đồ trạng thái sang bảng trạng thái z Xây dựng lược đồ luận lý từ bảng trạng thái Ví dụ: mạch đếm nhị phân z Bài tập 8, 9, 10, [11] 2.4 Thanh ghi và bộ nhớ z Thanh ghi [Register] z Lưu nhiều [n] bit, gồm n mạch lật. Lưu dữ liệu và cung cấp cho các mạch khác. z Ví dụ: 4.1 z Điều khiển việc chuyển thông tin bằng cổng. z Các thanh ghi đặc biệt: z Mạch đếm [Counter] z Thanh ghi dịch [Shift register] 6z Thanh ghi nạp song song z Khảo sát thanh ghi nạp song song Khi Load = 0 Khi Load = 1 z Thanh ghi dịch z Thanh ghi dịch 2 chiều nạp song song [h 4.4] z Khảo sát thanh ghi dịch 2 chiều nạp song song Khi S1S0 có giá trị lần lượt là 00 , 01 , 10 , 11 các chức năng tương ứng là : ... z Mạch đếm nhị phân z [áp dụng từ bài thiết kế mạch tuần tự] 7z Bộ nhớ z Lưu trữ và truy xuất theo đơn vị từ [word] z Kích thước của 1 word ? z Kích thước của bộ nhớ ? z Bộ nhớ truy cập bất kỳ [RAM] z Bộ nhớ chỉ đọc [ROM]
Các file đính kèm theo tài liệu này:
- ktmt_c2n_8576_1999358.pdf