3 Giới thiệu MSI – Medium Scale Integrated – là những mạch tích hợp cỡ trung bình [10 đến 100 cổng logic]. Một số mạch như mạch mã hóa [Encoder], mạch giải mã [Decoder], mạch đa hợp [Multiplexer], mạch giải đa hợp [Demultiplexer], mạch so sánh [Comparison], mạch chuyển đổi mã [Code conversion], ... Các mạch này đã được thiết kế và tích hợp IC. Chương này trình bày nguyên lý cơ bản và đặc điểm của một số IC MSI. 3 Mạch mã hóa [ENCODER] Mã hóa là gán các ký hiệu cho các đối tượng trong một tập hợp để thuận tiện cho việc thực hiện một yêu cầu cụ thể nào đó. Ví dụ như mã BCD gán số nhị phân 4 bit cho từng số của số thập phân từ 0 đến 9 để thuận tiện cho các máy đọc và tính toán. Một số nhị phân n bit cho 2n tổ hợp số khác nhau. Vậy ta có thể dùng số nhị phân n bit để mã hóa cho 2n ngõ vào khác nhau. Khi có một ngõ vào được chọn bằng cách đưa nó lên mức tác động ở ngõ ra sẽ chỉ báo số nhị phân tương ứng. Đó là mạch mã hóa 2n đường sang n đường, sơ đồ khối như hình 3.
Hình 3 Sơ đồ khối mạch mã hóa 2n đường sang n đường Một ngõ vào tác động vào mạch mã hóa có thể tác động bằng mức thấp hoặc mức cao: Nếu ngõ vào tác động mức cao, khi mạch không hoạt động, tất cả các ngõ vào đều ở mức thấp và các ngõ ra đều ở mức thấp. Khi có một ngõ vào tác động bằng cách nhấn nút tương ứng để đưa ngõ vào đó lên mức cao như hình 3, các ngõ ra sẽ cho ra số nhị phân tương ứng.
Hình 3 Sơ đồ khối mạch mã hóa ngõ vào tác động mức cao
Hình 3 Sơ đồ khối mạch mã hóa ngõ vào tác động mức thấp Nếu ngõ vào tác động mức thấp, khi mạch không hoạt động, tất cả các ngõ vào đều ở mức cao và các ngõ ra đều ở mức thấp. Khi có một ngõ vào tác động bằng cách nhấn nút tương ứng để đưa ngõ vào đó xuống mức thấp như hình 3, các ngõ ra sẽ cho ra số nhị phân tương ứng. 3.2 Mạch mã hóa 4 đường sang 2 đường, ngõ vào tác động mức cao Sơ đồ khối
Hình 3 Sơ đồ nguyên lý mạch mã hóa 4 sang 2 đường ngõ vào tác động mức cao 3.2 Mạch mã hóa 4 đường sang 2 đường, ngõ vào tác động mức thấp Sơ đồ khối
Hình 3 Sơ đồ khối mạch mã hóa 4 sang 2 đường ngõ vào tác động mức thấp Bảng trạng thái như sau:
Ngõ vào Ngõ ra I 3 I 2 I 1 I 0 O 1 O 0 1 1 1 0 0 0 1 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 1 Từ bảng trạng thái cũng có thể nhận xét viết hàm ngõ ra cho mạch như sau: Ngõ ra O 0 bằng 1 khi có ngõ vào I 1 hoặc I 3 tác động mức 0 [𝑂ൌ𝐼ଵ
𝐼ଷ], và ngõ ra O 1 bằng 1 khi có ngõ vào I 2 hoặc I 3 tác động mức 0 [𝑂ଵൌ𝐼ଶ 𝐼ଷ]. Hàm ngõ ra là: 𝑂ൌ𝐼ଵ𝐼ଷൌ𝐼ଵ𝐼ଷ 𝑂ଵൌ𝐼ଶ𝐼ଷൌ𝐼ଶ𝐼ଷ Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch mã hóa 4 sang 2 đường ngõ vào tác động mức thấp Ngoài ra, để tránh trường hợp mạch cho ra một mã sai khi người sử dụng vô tình hay cố ý tác động đồng thời vào hai hay nhiều ngõ vào cùng lúc, người ta thiết kế mạch mã hóa ưu tiên là mạch chỉ cho ra một mã có tính chất ưu tiên khi có nhiều ngõ vào cùng tác động. 3.2 Mạch mã hóa ưu tiên 4 sang 2 đường, ngõ vào tác động mức cao Sơ đồ khối
Hình 3 Sơ đồ khối mạch mã hóa ưu tiên 4 sang 2 đường ngõ vào tác động mức cao Bảng trạng thái như sau
Hình 3 Sơ đồ khối mạch mã hóa 8 sang 3 đường ngõ vào tác động mức cao Bảng trạng thái Ngõ vào Ngõ ra I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 O 2 O 1 O 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 1 1 1 Hàm ngõ ra O 0 = I 1 + I 3 + I 5 + I 7 O 1 = I 2 + I 3 + I 6 + I 7 O 2 = I 4 + I 5 + I 6 + I 7 Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch mã hóa 8 sang đường ngõ vào tác động mức cao Các mạch mã hóa 8 sang 3 đường, có ngõ vào tác động mức thấp thiết kế tương tự như mạch mã hóa 4 sang 2 đường. Mạch mã hóa 8 sang 3 đường cũng có thiết kế từ các mạch mã hóa 4 sang 2 đường. Nếu các mạch mã hóa có ngõ vào tác động bằng mức cao:
Hình 3 Các mạch mã hóa 4 sang 2 đường Hàm ngõ ra các mạch mã hóa 4 sang 2 đường O 01 = I 1 + I 3 O 11 = I 2 + I 3 O 02 = I 5 + I 7 O 12 = I 6 + I 7
Bảng trạng thái Ngõ vào Ngõ ra I 9 I 8 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 O 3 O 2 O 1 O 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 Hàm ngõ ra 𝑂ൌ𝐼ଵ𝐼ଷ𝐼ହ𝐼𝐼ଽൌ𝐼ଵ𝐼ଷ𝐼ହ𝐼𝐼ଽ 𝑂ଵൌ𝐼ଶ𝐼ଷ𝐼𝐼ൌ𝐼ଶ𝐼ଷ𝐼𝐼 𝑂ଶൌ𝐼ସ𝐼ହ𝐼𝐼ൌ𝐼ସ𝐼ହ𝐼𝐼 𝑂ଷൌ𝐼଼𝐼ଽൌ𝐼଼𝐼ଽ Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch mã hóa 10 sang 4 đường
3 MẠCH GIẢI MÃ [DECODER]
Giải mã từ n đường ngõ vào sang 2n đường ngõ ra là quá trình thực hiện ngược lại so với mã hóa. Ngõ vào là một mã nào đó [nhị phân, BCD, Gray, ...] có n bit và mỗi đường ngõ ra chỉ thị [mức cao hoặc mức thấp] tương ứng cho một tổ hợp mã ngõ vào. Sơ đồ khối tổng quát mạch giải mã trình bày như hình 3.
Hình 3 Sơ đồ khối mạch giải mã n đường sang 2n đường 3.3 Mạch giải mã 2 sang 4 đường, ngõ ra tác động mức cao, có ngõ vào cho phép E tác động mức cao Sơ đồ khối
Hình 3 Sơ đồ khối mạch giải mã 2 sang 4 đường ngõ ra tác động mức cao Khi tín hiệu ngõ vào cho phép E không tác động [E = 0] thì tất cả các ngõ ra đều ở mức thấp. Khi tín hiệu ngõ vào cho phép E tác động [E = 1] thì với mỗi tổ hợp giá trị ngõ vào [I 1 , I 0 ] sẽ có một ngõ ra tương ứng lên mức cao. Bảng trạng thái Ngõ vào Ngõ ra E I 1 I 0 O 3 O 2 O 1 O 0 0 x x 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 1 0 0 0
Bảng trạng thái Ngõ vào Ngõ ra E I 1 I 0 O 3 O 2 O 1 O 0 0 x x 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 0 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 Hàm ngõ ra 𝑂ൌ𝐸𝐼ଵ𝐼ൌ𝐸.𝐼ଵ.𝐼 𝑂ଵൌ𝐸𝐼ଵ𝐼ൌ𝐸.𝐼ଵ.𝐼 𝑂ଶൌ𝐸𝐼ଵ𝐼ൌ𝐸.𝐼ଵ.𝐼 𝑂ଷൌ𝐸𝐼ଵ𝐼ൌ𝐸.𝐼ଵ.𝐼 Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch giải mã 2 sang 4 đường ngõ ra tác động mức thấp Các mạch giải mã 2 sang 4 đường, ngõ ra tác động mức thấp và mức cao, có ngõ vào cho phép tác động mức thấp thực hiện tương tự như các ngõ cho phép tác động mức cao nhưng trong sơ đồ khối ký hiệu lại ngõ cho phép E tác động mức thấp đồng thời trong bảng trạng thái thay đổi các giá trị của E, E = 0 thì mạch sẽ hoạt động còn E = 1 mạch sẽ không hoạt động.
3.3 Mạch giải mã 3 sang 8 đường, ngõ ra tác động mức thấp, có ngõ vào cho phép E tác động mức thấp Sơ đồ khối
Hình 3 Sơ đồ khối mạch giải mã 3 sang 8 đường Bảng trạng thái Ngõ vào Ngõ ra E I 2 I 1 I 0 O 7 O 6 O 5 O 4 O 3 O 2 O 1 O 0 1 x x x 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 Hàm ngõ ra O 0 EI 2 I 1 I 0 I.I.I 012 𝑂ଵൌ𝐸𝐼ଶ𝐼ଵ𝐼ൌ𝐸.𝐼ଶ.𝐼ଵ.𝐼
Bảng trạng thái Ngõ vào Ngõ ra I 3 I 2 I 1 I 0 O 9 O 8 O 7 O 6 O 5 O 4 O 3 O 2 O 1 O 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 Hàm ngõ ra O 0 I 3 I 2 I 1 I 0 I.I.I 0123
𝑂ଵൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
𝑂ଶൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
𝑂ଷൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
O 4 I 3 I 2 I 1 I 0 I.I.I 0123
𝑂ହൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
O 6 I 3 I 2 I 1 I 0 I.I.I 0123
𝑂ൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
O 8 I 3 I 2 I 1 I 0 I.I.I 0123
𝑂ଽൌ𝐼ଷ𝐼ଶ𝐼ଵ𝐼ൌ𝐼ଷ.𝐼ଶ.𝐼ଵ.𝐼
Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch giải mã BCD sang thập phân 3.3 Mạch giải mã BCD sang LED 7 đoạn Giới thiệu LED 7 đoạn: LED 7 đoạn có hai loại Anode chung và Cathode chung có sơ đồ ký hiệu và sơ đồ nguyên lý như hình 3 và 3:
Hình 3 Sơ đồ ký hiệu của LED 7 đoạn
Hình 3 Sơ đồ nguyên lý của LED Anode và LED Cathode Sơ đồ khối mạch giải mã BCD sang LED 7 đoạn
𝑒ൌ𝐴.𝐵𝐶 𝑓ൌ𝐴𝐵.𝐵𝐶.𝐴𝐶𝐷
𝑔ൌ𝐵𝐶𝐷.𝐴𝐵𝐶
Mạch điện như hình 3.
Hình 3 Sơ đồ nguyên lý mạch giải mã BCD sang LED 7 đoạn Anode
3.3 Thiết kế mạch giải mã 3 sang 8 đường từ các mạch giải mã 2 sang 4 đường Trường hợp 1:
- Mạch giải mã 3 sang 8 đường có ngõ vào cho phép tác động mức thấp.
- Các mạch giải mã 2 sang 4 đường có ngõ vào cho phép tác động mức cao
Hình 3 IC giải mã 2 sang 4 có ngõ ra tích cực thấp Các ngõ ra của mạch giải mã 3 sang 8 đường O 0 = O 01 O 1 = O 11 O 2 = O 21 O 3 = O 31 O 4 = O 02 O 5 = O 12 O 6 = O 22 O 7 = O 32 Các ngõ vào I 0 và I 1 nối chung với nhau, E 1 và E 2 thực hiện mạch điều khiển như sau: Ngõ vào Ngõ ra E I 2 E 1 E 2 0 0 1 0 0 1 0 1 1 0 0 0 1 1 0 0 Hàm điều khiển E 1 và E 2 như sau: 𝐸ଵൌ𝐸.𝐼ଶൌ𝐸𝐼ଶ 𝐸ଶൌ𝐸.𝐼ଶ